4B 的 Vance 拿到 69.4%，它想在笔记本上写 Verilog
Patrick Ostler 发布了一个针对 SystemVerilog 调优的 LLM，4B 参数，在 VerilogEval V2 Spec-to-RTL 上拿到 69.4%，超过一批本地模型。模型已上 Hugging Face，能在笔记本跑。配图是 ATaylorFPGA 整理的本地 FPGA RTL LLM 在 128GB AMD Strix Halo 上的横向对比。
Vance 是一个针对 SystemVerilog 调过的 LLM，4B 参数。作者 Patrick Ostler 说它在 VerilogEval V2 Spec-to-RTL 上拿到 69.4%，超过图里所有本地 LLM。模型已经放在 Hugging Face，仓库名 ostlerai/vance-4b-instruct，能在笔记本上跑。
SystemVerilog 是用来写芯片和 FPGA 逻辑的硬件描述语言。VerilogEval V2 Spec-to-RTL 测的是从规格说明生成 RTL 代码，也就是把自然语言需求变成可综合的硬件描述。硬件开发对正确性要求高，本地 LLM 在这个任务上一直不太行。一个 4B 模型拿到 69.4%，有点反常识。
配图是 ATaylorFPGA 整理的对比，平台是 128GB AMD Strix Halo。表里列了模型名称、大小、量化方法、运行时间、CVDP 通过率、VerilogEval S2R、VerilogEval CC 和每秒 token 数。从 125B-A6B MoE Q3（约 90GB）的 Qwen3.8 Flash-Next，到 9B Q4 的 Qwen-FPGA，CVDP 通过率从 9.6% 到 40.7%。底部还有 Claude 3.7 Sonnet、GPT-4.1、Llama 3.1 405B 作为参考。这张图把本地硬件 LLM 的现实摆得很清楚：参数、量化、速度、通过率互相拉扯。
Vance 的路线不太一样：拿 SystemVerilog 领域数据把 4B 模型调到具体任务上，不靠堆参数。推文里没展开训练细节，但提了三个来源。Brian Roemmele 关于 sovereign AI 的帖子让作者决定启动这个项目。Jeremy Howard 和 Sylvain Gugger 写的《Deep Learning for Coders with Fastai and Pytorch》是他起步时的技术参考。基准结果是 ATaylorFPGA 整理的。
对想在本机做 RTL 生成、又不想把代码发到云端的人来说，Vance 是一个能直接试的选项。4B instruct 模型，笔记本能跑，Hugging Face 上搜仓库名就能下载。69.4% 不是一个能直接上生产的数字，但它说明专用小模型在本地硬件工作流里有空间。通用大模型在 Verilog 上经常一本正经地写错，专用调优至少把错误率往下压了一截。
发布时间: 2026-11-04 04:26